Por favor, use este identificador para citar o enlazar este ítem: http://repositoriodigital.ipn.mx/handle/123456789/5704
Título : Implementación de los modelos alfa-beta con lógica reconfigurable
Autor : Yañez Márquez, Cornelio
Argüelles Cruz, Amadeo
Aldape Pérez, Mario
Palabras clave : Computer architecture (Data processing)
Fecha de publicación : 2007
Editorial : Instituto Politécnico Nacional. Centro de Investigación en Computación
Resumen : El presente trabajo de tesis se divide en dos partes; en la primera de ellas se desarrolla un algoritmo para la selección de rasgos (Feature Selection), que permite reducir dimensionalmente los patrones de entrada del conjunto fundamental. En la segunda parte se propone una arquitectura de cómputo optimizada, para llevar a cabo tareas de aprendizaje y recuperación de patrones; logrando así, la implementación del modelo de Memorias Asociativas Alfa-Beta en dispositivos basados en lógica reconfigurable, usando lenguajes de descripción de hardware y esquemas de unidades funcionales operando en paralelo. Se presenta un estudio experimental de la eficacia del algoritmo propuesto para la reducción dimensional de los datos, haciendo uso de la Herramienta HCM ver1.0. Además, se muestran los resultados del desempeño de la Arquitectura de Cómputo propuesta, haciendo uso de la herramienta ModelSim XE II/Starter 5.8c. Con el desarrollo de este trabajo de tesis se muestra la robustez de las memorias asociativas Alfa-Beta. Asimismo, se hace notar la importancia que hasta ahora han adquirido estas memorias, en las áreas de aprendizaje y recuperación de patrones debido a su capacidad para representar el conocimiento de manera compacta. Adicionalmente, se muestran las ventajas derivadas de la aplicación de esquemas de unidades funcionales operando en paralelo. This thesis is divided into two main sections; in the first one, a new algorithm that conducts a data dimensionality reduction process (Feature Selection) is presented, this approach obtains a mask value that identifies and eliminates irrelevant information for classification purposes. In the second one, an optimized computing architecture, which is capable of learning and recalling patterns, is proposed, in other words, the Alpha-Beta Associative Memories model is implemented on reconfigurable logic devices using hardware description languages (HDL) and parallel operational units schemes. An experimental study that reveals the advantages and effectiveness of the proposed approach is developed using the HCM ver1.0 computational tool. Furthermore, the performance results of the optimized computing architecture are evaluated using ModelSim XE II/Starter 5.8c. With this thesis, Alpha-Beta Associative Memories advantages are shown. In the same manner, it is to be noticed that the growing popularity of the associative memories is due to the ability of knowledge management in an efficient way. Finally, parallel operational units schemes advantages are shown.
Descripción : Maestría en Ciencias en Ingeniería de Cómputo con especialidad en Sistemas Digitales
URI : http://www.repositoriodigital.ipn.mx/handle/123456789/5704
Aparece en las colecciones: Maestría

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
Tesis 10699.pdf1.01 MBAdobe PDFVisualizar/Abrir


Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.