Módem para la comunicación por la red eléctrica

Abstract

La red eléctrica ha ganado gran interés en los últimos años como medio para la transmisión de información. Pero debido a que la red eléctrica no fue pensada para transportar señales de comunicación, sino para la distribución de la energía eléctrica, presenta características que lo convierten en un medio muy hostil para fines de transmisión de datos. Por lo tanto, este trabajo se centra en la problemática de diseñar una plataforma de hardware y software que implemente técnicas avanzadas de procesamiento digital de señales, y de comunicaciones digitales, adecuadas para su implantación en un módem para la comunicación por la red eléctrica. Específicamente, se detalla la implementación de OFDM como técnica de modulación; ya que junto a DMT, han sido consideradas como las técnicas más adecuadas para resolver el problema de la transmisión de información por la red eléctrica. Esta implementación de OFDM utiliza la FFT como núcleo principal para los procesos de modulación y demodulación. La FFT programada es para un máximo de 1024 puntos, pero con posibilidades de crecer, siempre y cuando la cantidad de memoria del dispositivo utilizado lo permita. Para eficientar el uso de la memoria, la FFT realiza los cálculos in-place, lo cual significa que el mismo buffer de entrada es utilizado como buffer de salida. Además, los factores de fase son mapeados a memoria, lo cual acelera el tiempo de cómputo. Por otro lado, la implementación de OFDM se basa en el uso de símbolos piloto para los procesos de detección del inicio de trama, sincronización fina y estimación de canal. La detección de inicio de trama utiliza la correlación del prefijo cíclico, lo cual se conoce comúnmente como proceso de sincronización burda. El proceso de sincronización fina llevado a cabo corresponde a un proceso de sincronización en tiempo, y se basa en la observación de los desplazamientos de fase de cada una de las subportadoras del símbolo piloto. Para el mapeo de bits en cada subportadora, se eligió utilizar QAM, con posibilidad de elegir entre 4-QAM, 16-QAM, 64-QAM, 128-QAM y 256-QAM. Los algoritmos que aquí se presentan son programados en lenguaje C, empleando al procesador digital de señales (DSP) TMS320C6416T como unidad de procesamiento. Por otra parte, se presenta el diseño en VHDL basado en el FPGA Spartan 3E de Xilinx de una etapa de adquisición, que virtualmente permitiría pruebas a frecuencias del rango de los 5 a 30MHz (pruebas en banda ancha). Las pruebas y resultados que se presentan, fueron obtenidos utilizando MATLAB como herramienta de simulación y al TMS320C6416T DSK como herramienta para la experimentación. Las pruebas son enfocadas principalmente a evaluar los procesos involucrados en la recepción de información, pues, por ejemplo, el proceso de sincronización es una de las partes más susceptibles a errores en un sistema basado en OFDM. El diseño que se expone en este trabajo, tiene el potencial de ser flexible, ya que faculta su uso como plataforma para la investigación de nuevas técnicas y algoritmos que ayuden a mejorar los procesos implicados en la transmisión de información por la red eléctrica. Además, los códigos en lenguaje C y VHDL facilitan su migración a otros dispositivos con recursos de hardware superiores cuando el diseño así lo requiera.

Lately the power line has gained great interest for information transmission. Because the power grid was not designed for transport communication signals but for power distribution, it presents characteristics that transform it into hostile environment for data transmission. Therefore, this work focuses on the problematic of designing a hardware and software platform that implements advanced techniques of digital signal processing and digital communications suitable for implantation on power line communication modem. Specifically, it details the implementation of OFDM as a modulation technique, since, along with DMT they have been considered as the most appropiate techniques to solve the problem of information transmission over the power line. This implementation has been using the FFT as a core for the modulation and demodulation processes. The FFT is programmed for a maximun of 1024 points, with the possibilty to increse if and when the quantity of the device memory allows it. For efficient use of memory, the FFT performs computations in-place, this means the input buffer is the same for the output. In addition, the phase factors are mapped to memory, speeding the computation time. On the other hand, the implementation of OFDM is based on the use of pilot symbols for start frame detection, fine synchronization and channel estimation processes. The start frame detection uses the correlation of the cyclic prefix, which is commonly known as coarse synchronization process. The fine synchronization process performed corresponds to a time synchronization process and is based on the observation of pilot symbol sub-carriers phase shifts. QAM is selected for mapping of bits in each sub-carrier, with option to choose between 4-QAM, 16-QAM, 64-QAM, 128-QAM and 256-QAM. The algorithms that are presented in this work are programmed in C language using a digital signal processor (DSP) TMS3206416T as a processing unit. Moreover, the design of an acquisition module based on the Spartan 3E FPGA from Xilinx is presented. This module virtually allows trials using frequencies in the range of 5 to 30MHz (broadband trials). Test and results presented were obtained using MATLAB as a simulation tool and the TMS320C6416T DSK as an experimentation tool. The tests were focused primarily to evaluate the processes involved in receiving information. Then, for example, the synchronization process is one of the most susceptible to errors in an OFDM based system. The design featured in this work has the potential to be flexible, which enables using it as an investigation platform on new techniques and algorithms to help improve the processes involved on power line communication. In addition, the codes in C and VHDL language facilitate their migration to other devices with higher hardware resources when required by the design.